## BEST AVAILABLE COPY

(54) SEMICONDUCTOR MEMORY .

(43) 25.9.1990 (19) JP

(11) 2-241060 (A) (43) 25.9.1990 (21) Appl. No. 64-63301 (22) 15.3.1989


(71) SHARP CORP (72) MASARU KUKI(1)

(51) Int. Cl3. H01L27/115,G11C16/02,G11C16/04,H01L29/788,H01L29/792

PURPOSE: To reduce the area of a chip and to obtain an EPROM having a short access time by dividing a drain diffusing line connected with the drain region of a floating gate transistor in a row direction at each segment column,

and connecting it to a bit line through a transfer gate transistor.

CONSTITUTION: In a memory cell array, one row is made of a plurality of segment columns, each column has a segment column selection line 20, the drain region of a floating gate transistor of a memory cell contained in the column has a drain diffusing line 12 connected to a row direction, the lines 12 aligned in a column direction are connected to bit lines 16 through transfer gate transistors 14, and the gates of the transistors 14 aligned in the column direction are connected to the lines 20. A word line selector has a segment column selector and a segment word line selector.



a: segment column

#### ⑩日本国特許庁(TP)

⑪特許出願公開

#### ② 公 開 特 許 公 報 (A) 平2-241060

Wint Cl. '

識別記号

厅内整理番号

②公開 平成2年(1990)9月25日

H 01 L G 11 C 27/115 16/02 16/04 H 01 L 29/788

8624 - 5 F01 L 27/10 H 17/00 7131-5B C G 11

4 3 4 3 0 7 D

7514 — 5 F H 01 L 29/78

未請求 請求項の数 1 審査請求 (全8頁)

多発明の名称 半導体記憶装置

> 20持 頁 平1-63301

会出 頭 平1(1989)3月15日

母発 明 귤 九 9 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

念発 萼 岩 堊 =

大阪府大阪市河信野区長池町22番22号 シャープ株式会社

内

外1名

①出 F シャープ株式会社

の代 理 人 **弁理士 脊 山** - <del>- -</del> - 問題もなるい

大阪府大阪市阿倍野区長池町22番22号

の抗菌なのひしらいしの下部に形成した。

明的機力・ン総段の出 記HAL 梅POM SEPROM 行方向に並んだ上記各トランスファゲートトラ ンジスタのゲートを、上記セグメントコラム選択 税に接続し、

上記ワード概選択回路は、受け取ったアドレス 入力信号によって上記複数のセグメントコラムの うちから一つのセグメントコラムを選択するよう に、上記セグメントコラム選択様にセグメントコ ラム選択信号を出力するセグメントコラム選択回 など、受け取ったアドレス入力信号によって各セ アメントコラムに含まれている複数のワード線の うちから一つのワード概を選択するように、各セ アメントコラムごとに並行して各セグメントコラ ムに含まれるワード数にワード級選択信号を送出 するセグメントケード報道択回路を超えたことを 特徴とする単純体記憶数異。

£Ŗ 田

1. 発明の名称

半环体配位技术

#### 2. 特許請求の範囲

(1) 浮速ゲート取りランジスタからなる不知 発性メモリセルを行列に配置したメモリセルアレ イと、上記メモリセルアレイのワード税およびビッ 下級をそれぞれ選択するワード鉄選択回路お上び ピット飛選択国路を備えた単棋体記憶装置におい

**上記メモリセルアレイは、一つの利が複数のセ** グメントコラムからなり。

上記させグメントコラムは、セグメントコラム **選択税を得えると共に、そのセグメントコラムに** 立其在五人大型之人的原理的大人上是人之人也太大 のドレイン領域が原接された列方向のドレインは 改ラインを外え、、

行方向に並んだ上記各<u>ドレイン</u>造数之インをト ランスファゲートトランジスクを介してビットロ 仁度比上。

3、発明の詳細な説明

く産業上の利用分野>

この発明は、特外和無材により消去可能で可気 的に書き込み可能な読み出し専用の半異体記憶装 蛋(以下、「EPROM」と終す)に調する。



従来、この種のEPROMとしては、メモリセルアレイが第6回または第7回に示すようなものがある。

平 6 図に示すメモリセルアレイは、ド型不純物を拡散して形成した列方向のドレインは数ライン 8 4 を構え、この二つの拡散ライン間に浮遊ゲート 8 2 上に行方向ので がった。 さらに上紀浮遊ゲート 8 2 上に行方の浮遊なった。 さらに上紀浮遊ゲート 8 2 上に行方の浮遊ないといることによって、一つの呼がないといるといるようなメモリセルを行列に配置は小することができるように、一つのドレインに対することができるように、テップ面積を拡大することができるように、テップで変更を拡大することができるように、テップで表面積を対する。

また、基子図に示すメモリセルアレイは、N型 不能的を拡散して形成した行方向の一対の平行な ソース拡散ライン94および104と、この拡散 ライン間に高状のドレイン拡散領域93とを備え、

る基準時間とピットはでの基度時間の影響が大きく、その中でも選介、読み出し時のピット報及延 時間は全アクセスタイムの30~40%におよぶ。 EPROMセルのオン低抗R'と読み出しを行う EPROMセルのキンスアンプまでのピット報 低抗R'の合計をRとし、ピット親の全容量をC とすると、ピット級からのデータの読み出し時間 は核CRに比例する。

那 5 図に示した従来のEPROMは、メモリセルサイズが小さいが、ビット型としてスモリセルの列方向の全及に趋死しく長いドレイン拡散ライン 8 3 を何えているため、ビットライン容量でとビット以低低R\*が大きくなって、アクセスタイムが実用上支険を生ずる間にほくなるという欠点がある。

一方、第7回に示したBPROMは、ドレイン 高数原域93が鳥状に芸立しているため、監数な 気が小さくなって、アクセスタイムが短いが、第 5回に示したメモリセルに比して、メモリセルの 健康が複数なので、デザインルールの観点からセ このドレイン拡散領域93と上記ソース拡散ライン94、104との間にそれぞれ浮選ゲート92、102と、さらにその上にそれぞれワード線95、105とを投け、上記ドレイン拡散領域93をコンタクト四96においてピット線97に接続し、上記ソース拡散ライン94、104をコンタクト 部99、100において列方向のソース線98に接続することによって、列方向に一対のメモリセルを行列に配置して構成したものである。なお、デップ面積を移小することができるように、上記一対のメモリセルのソース拡散ラインは、列方向に開接するメモリセルに採用される。

#### <発明が解決しようとする課題>

ところで、一般にEPROMのアクセスタイムは、入力パッファのの選延時間、アドレスデコーダー部の選延時間、ワード線における選延時間、ピット線での選延時間、センスアンプ部での選延時間、出力パッファ気での選延時間の合計によって決められる。この中でも、特にワード線におけ

ルサイズが大きくなって、チップ面貌が大きくなってしまうという欠点がある。

そこで、この発明の目的は、チップ面積が小さく、かつアクセスタイムが短いEPROMを提供することにある。

#### <課題を解決するための手段>

上記目的を違紋するために、この発明は、呼遊がトトジンジスタからなる不体発性メモリセルアレイと、上記メモリセルアレイと、上記メモリセルアレイと、上記メモリセルアレイのワードはおよびピット線を検えないで、上記メモリセルアレイは、一つの別が複数のセグメントコラムは発生を構えると共に、チガメントコラムに含まれるメモリセルの経過を構えると共に、チガメントコラムに含まれるメモリセルの様式された列がメントランジスタのドレインを構え、行方向に対応しているなった。

並んだ上記をトランスファゲートトランジスタの ゲートを、上記セグメントコラム選択線に接続し、 上記ワード報選択回路は、受け取ったアドムの たけ取ったアドムのセグメントコラムとはないという。 上記セグメントコラムを選択というによって上記複数のセグメントコラムにセグメントコラムを 上記セグメントコラムとはないというによって 上記せのサグメントコラムにはないというによって とは収信号を出力するセグメントコラムに合きれている複数のワード報を トコラムに合まれている収するように、各セグメントコラムにとに並行して まれるワード報道択回路を得えたことを特徴と している。

#### <作用>

セグメントコラム選択回路は、アドレス人力信号を受け取って、そのアドレス入力信号によって 目的のメモリセルが含まれているセグメントコラムを選択し、そのセグメントコラムのセグメント コラム選択様にセグメントコラム選択信号を出力

並放容界となるため、メモリセルアレイの列方向 の全長に時等しい長さのドレイン造数ラインの場 合に比して、アクセスタイムが短かくなる。

また、メモリセルのドレイン領域が提供された 列方向のドレインは数ラインを解えているため、 毎状に富立した従来のドレイン領域の場合に出し てメモリセルの構造が単純になって、セルケイズ を小さくすることが可能になる。

なお、この目PROMにデータを貫き込む場合、 読み出しの場合と同語の手順によって、言的のメ モリセルを制度するフード概を選択し、このワー ド級にプログラム可能報匠を印度すると共に、 自 き込むべきデータをピット群に印施して行なう。

#### く異題例と

以下、この発明の8880Mを図示の実施到に より詳細に説明する。

このおPROMは、京(窓に示すように、記述 容異2.5.6 K(5) 2 行、3 (2列)のメモリセル アレイ (と、上記メモリセルアレイ (のワード報 を選択するワード報選択宣称2 と、上記メモリセ

する。すると、上記セグメントコラム選択談に接 続されている各トランスファゲートトランジスタ が上記セグメントコラム選択信号によってオンし て、行方向に並んだ各ドレイン拡散ラインが各々 ビット祭に導通することになる。また、同時にセ グメントワード県選択回路が、各セグメントコラ ムに含まれている複数のワード線のうちから一つ のワード線を選択するように、各セグメントコラ ムに同時に並行して、各セグメントコラムに含ま れているクード祭にワード鉄選択信号を送出する。 その結果、上記セグメントコラム選択回路によっ て選択されたセグメントコラムの一つのワード観 によって制御される行方向に並んだメモリセルの データが各ビット線に出力されることになる。そ して、ビット級選択回路が、目的のメモリセルの データが出力されたビット線を選択して、そのデ ータを読み取れるようにする。

このように味る出しを行なう場合、このEPR のMのアクセスタイムに許与するのは、セグメン トコラムごとに分割されたドンイン放放ラインの データ系示ではいり人トにのモアロいてで数に方言いし、 空間を対象する。

ルプレイトのビット概を選択するビット線選択回路を構えている。

上記メモリセルアレイしは、第2回に示すよう に、一利が互いに独立した3個のセグメントコラ ムパ(1=0.1.….で)に分割されている。上記各 マグメントコラムト は、浮遊ゲートしてaおよび 初御ゲート!15を育する浮造ゲート形トランジ スタのドレイン領域が 6.4 個分接続された列方向 コドンイン拡放ライン 1 2 と、上記トランジスタ - ウソース領域が64個分換機された列方向のソー ス広放ライン13とを備えている。上記ドレイン 革散ライン(2とソース拡散ライン13は、それ マれトランスファゲートトランジスター4、15 を対してコンダクト邸18、1.3においてピット 刊1.6上次思想地数1.7.とに接続されている。上。 記トランスファゲートトランジスタール,15の ピートは、ポリシシリコンからなる行方向のセグ ・ントコラム選択群20と一部に形成されている。 また、ワード報21はポリシリコンからなり、上 記刻数ゲートしてbと一体に杉成されている。こ

のように、1列を、54畳のメモリセルからなる セグメントコラム8団により構成し、このセグメ ントコラムを行方向に512列並べている。なお、 一つのセグメントコラムのドレインは放ラインお よびビット親は、その右に関接するセグメントコ ラムの64個のメモリセルのソースは放ラインお よび仮想接地報として兼用される。したがって、 このセグメントコラムiの等価回路は、第3回に 示すような回路になる。

ワード報選択回路 2 は、菜 4 図に示すように、セグメントコラム選択回路 3 とセグメントワード 森選択回路 4 とからなっている。上記セグメントコラム選択回路 3 は、菜 1 図に示すアドレスバッファ 5 0 から入力信号 A 1 3 、A 1 4 、A 1 5 を受け取ってデコードして、信号 B 0、B 1、B 2、B 3、B 4、B 5、B 6、B 7 を発生する回路である。上記信号 B i(i = 1、2、…、7)は、メモリセルアレイの各セグメントコラムのセグメントコラム選択線にそれぞれ送出される。

また、上記セグメントワード株選択回路4は、

上記信号YD一Y7を受け取るYセレクタ62と、 入力信号A3.A4.A5を受け取ってデコードし てBS0.BS1.….BS7の各信号を発生する BSプリデコーグ61と、上記信号BSO~BS 7を受け取るBSセレクタ63からなっている。 上記Yセレクタ62およじBSセレクタ63は、 第5型に示すトランスファゲートトランジスタの 6 4 組分からなっている。そして、ボ5回に示し た虹の k= 0 .…. 7 に対応する 8 組分が第 1 回に 示す一つのデータ端子D2に接続される。このE PROMは、データ端子Dlを3四分(l=0.1. …. 7に対応する)得えている。上記7セレクタ6 2 およびBSセレクタ 6 3 は、受け取った上記Y 0~Y7、BS0~BS7ので信号によって、メ モリセルアレイ1の512本のピット根から、上 紀データ精子DIの但数に対応するS本のピット 哉を選択する。このとき選択されたビット戦の左 に無接するビット用は接地され、メモリセルのツ ース拡放ラインが接地されるようになっている(仮 想接地方式)。

上記アドレスパッファ50から入力信号A6.A
?を受け取ってデコードして信号u0.u1.u2.u
3を発生するUデコーグ6と、入力信号A8.A
9を受け取ってデコードして信号v0.v1.v2.v
3を発生するVデコーダ7と、入力信号A10.
A11.A12を受け取ってデコードして信号v0.
v1.v2.v3..v4.v5.v6.v7を発生するWデコーグ8と、上記Uデコーグ6. Vデコーグ7. W
デコーグ8からそれぞれ信号u0~u3.v0~v3.
v0~v7を受け取ってデコードして、ワード譲退
次信号Wし0.Wし1.….Wし61.WL62.W
し63を発生するRデコーダ5とからなっている。上記ワード録退次信号Wしj(j=0.1.….63)
は、各セグメントコラムに同時に並行して、セグメント内の64本のワード段にそれぞれ送出される。

上記ピット報道択回路 9 は、第1 図に示すように、アドレスパッファ 5 0 から入力信号 A 0 . A 1 . A 2 を受け取ってデコードして Y 0 . Y 1 . . . . . Y 7 の各信号を発生する Y ブリデコーダ 6 0 と、

このEPROMは、記憶しているデータを読み出す場合、次のようにして動作する。

アドレス入力焙子A。.A., …A.,にそれぞれア ドレス入力信号が印加されると、アドレスパッファ - 5 0 を通して、上記入力信号 A い~ A いが、セグ メントコラム選択国路3に印加される。上記セグ メントコラム選択回路3は、上記入力信号An~ Aいをデコードして目的のメモリセル、例えば非 2回に示したメモリセルトしが含まれているセグ メントコラムトを選択し、そのセグメントコラム iのセグメントコラム選択訊20にセグメントコ ラム選択信号Biを送出する。そして、上記セグメ ントコラムi 内で、上記セグメントコラム選択税 Biに換肥されている各トランスファゲートトラ ンジスタ18.19がオンして、年2回に示したド レイン拡散ライン12とソース拡散ライン13が それぞれビット袋16、L7に毎週することにな る(なお、行方向に並んだ図示しない他のドレイン 並故ラインも同時に各ピット様に再通する)。ま た、同時に、セグメントワード鉄道択回路4は、上

紀アドレスパック プ 5 0 から入力信号 A . ~ A . . を受け取ってデコードして、各セグメントコラム に含まれている 6 4 本のワード景のうちから一つ のワード棋を選択するように、各セグメントコラ ムに同時に並行して各セグメントコラムに含まれ ている64本のワード線にワード報道択信号Wし j(j=0.1.2.….63)を送出する。その結果、 例えば上記セグメントコラム選択回路 3 によって 選択されたセグメントコラム! の一つのワード棋 21によって製御されるメモリセルのデータがビッ 「卜哉15に出力されることになる。そして、上記 ビット県選択国路9は、上記アドレスパッファ5 Oから入力信号AO~A5を受け取ってデコード して、目的のメモリセルトトのデータが出力され た上記ピット級18を選択して、センスアンプ・ 出力パッファでのを通してデータ端子口を(e= G. 1.….7)のいずれかに出力する。なお、仮想接 地様17を同時に接地している。 —

このように、読み出しを行なう場合、このEP ROMのアクセスタイムに薪与するのは、第3回

G M信号によって視点切り替え回路 7 3 が動作して、データ入力回路 7 1 . ワード機選択回路 2 . ビット級選択回路 9 の電源として 1 2 V が印加される(焼み出し時は 5 V である)。同時に、P G M 信号によって、データ入力回路 7 1 によってデータ 競子に印定された入刀データが 1 2 V 信号に変換されビット級に印加される。また、選択されたワードはには、1 2 V が印刷される。ここで、ビット競およびフード級の選択の仕方は、焼み出し時と同じであるので透明を省略する。

上記データ選手D&に「LOW」信号が印加されている場合、上記ピット製には12Vが印加される。通択されたメモリセルのゲートおよびドレインに高圧が印加され音を込みが行なわれる。 哲を込まれたメモリセルのスレッシュホールド幕圧は5V以上に上昇し、高時オフ状態になり、読み出し時にはデータ精子D&に「LOW」信号を出力する状態になる。

一方、上記データ構子Dでに「H | 7日 | 信号が 印加されている場合、上記ピット群にはOVが印 中に示すように各セグメントコラムに分割されたドレイン拡散ライン12の拡散容量で、となる。したがって、第6図に示したようにメモリセルアレイの列方向の全長に特等しい。長さの従来のの経過に出て、拡散活気を対すことができる。また、スモリセルのドレインを領えているだめ、第7区に示したようにはいるで、アクインになって、はが列方向に接続されたドレインが領えているで、第7区に示したようによって、はが列方向に接続されたが可能になって、セルサイズを小さくすることが可能になる。

なお、このSPROMは、メモリセルにデータを書き込む場合、データ境子D2(&中0、1、…、7)に入力データを印加しておき、このSPROMを書き込みモードにすることによって行なわれる。このEPROM内部では書き込みモードになると第1図に示す書き込み割御回路72によってPGM(プログラムモード)活号が出力される。このP

加される。選択されたメモリセルのゲートには12 Vが印加されるがビットはは0 Vに果たれるため言き込みは行なわれない。音き込みが行なわれなかったメモリセルのスレッシュホールド電圧は1 V以下に保たれ、言等オン状態になり、読み出し時にはデータ属子Dでに「日 1 G H 「信号を出力する状態になる。

#### <発明の効果>

以上より明らかなように、この無明のEPRO Mは、メモリセルの厚遮ゲート形トランジスタの ドレイン領域が列方向に接続されたドレイン拡散 ラインを得えると共に、上記ドレイン拡散ライン をセグメントコラムごとに分割し、分割したドレ イン拡散ラインをトランスファゲートトランジス タを介してピットはに接続するようにしているの で、アクセスタイムを短く、かつチップ面強を小 さくすることができる。

#### 4. 図面の簡単な説明

第1回はこの発験のEPROMの一実施鋼を示すプロック図、第2回は上記EPROMのメモリ

セルアレイの構造を示す区、第3図は上記メモリセルアレイの等価回路を示す回路図、第4図は上記EPROMのワード構選択国路の構成を示すブロック図、第5図は上記EPROMのビット報選択回路の一部をなすYセレクタおよびBSセレクタの等価回路を示す回路図、第6図および第7図は従来のEPROMのメモリセルアレイの構造を示す図である。

Ⅰ…メモリセルアレイ、2…ワード級選択回路、

3…セグメントコラム選択回路、

4…セグメントワード銀速択回路、

5…Rデコーダ、5…Uデコーダ、

7 ··· V デコーダ、8 ··· W デコーダ、

9…ビット線選択回路、11…メモリセル、

1 1 a… 序選ゲート、 1 1 b… 制御ゲート、

12…ドレイン拡散ライン、

13…ソース拡散ライン、

14.15…トランスファゲートトランジスタ、

16…ビット線、17…仮想接地線、

18.19…コンタクト三、

20…セグメントコラム選択級、Ci…拡散容量、

50…アドレスパッファ、60…Yプリデコーダ、

61…BSプリデコーダ、62… Yセレクタ、

63…BSセレクタ、

70…センスアンブ・出力パッファ、

71…データ人力回路、72…書き込み制御回路、


73…電源切り替え回路、


A .. A .. ··· . A .. ··· アドレス入力培子、


D., D., ..... , D, ... データ端子。


特 許 出 顔 入 シャープ株式会社


代 理 人 弁理士 青山 藻 ほか1名











# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

u	BLACK BORDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
×	BLURED OR ILLEGIBLE TEXT OR DRAWING
۵	SKEWED/SLANTED IMAGES
	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox